亚博直播 静电放电保护设计规范和准则

日期:2021-03-19 08:30:14 浏览量: 133

1. 1静电和静电放电

静电物体表面上的静电荷。在接触,摩擦,分离,感应,电解等过程中,发生电子或离子的转移,整个电荷和负电荷失去局部平衡,形成静电。带有静电的物体称为带电物体。当靠近带电体表面的静电场的梯度太大而超过周围介质的介电击穿场强时,介质将被电离,从而导致部分或完全中和带电的点和部分身体。这种现象称为静电放电(ESD)。两个物体之间可能会发生静电放电,或者物体表面上的静电荷可以直接释放到空气中。

人体是由于自身的作用以及与其他物体的接触和分离。诸如摩擦或感应之类的因素可能会携带数千伏特甚至数万伏特的静电。在干旱季节,人们在黑暗中拿着化纤衣服时,经常会听到“砰”的一声泛亚体育 ,也看到火花。这是人体静电放电的现象。在工业生产中,人是静电干扰的主要来源之一。

1. 2静电放电的特征

1、静电放电过程中的高电位,强电场和瞬时大电流的过程

在大多数情况下,静电放电过程往往会产生瞬时脉冲大电流,特别是当带电的导体或带小金属物体的带电人体向接地体产生火花放电时,会产生瞬时电流的强度可以达到几十安培甚至几百安培。

2、静电放电会产生强电磁辐射,形成电磁脉冲

在静电放电过程中,将产生上升时间非常短且持续时间非常短的初始大电流脉冲,并且将产生强电磁辐射以形成静电放电电磁脉冲。它的电磁能通常会触发电子系统。敏感部件的损坏和倾覆会导致某些设备中电炸药的意外爆炸。

1. 3静电放电的类型

静电放电主要有三种类型:

1、电晕放电

电晕放电是在不均匀电场中以布局击穿形式出现的气体放电。其特征在于低的放电能量和在尖端电极上的弱发光现象。随着它的升高,发光面积继续增加,并且当电压足够高时,会出现连续的粉尘状发光体。

2、电刷放电

电刷放电是导体和绝缘体之间发生的一种放电形式。放电通道的一端具有放电集中点,另一端分支,同时伴有放电声和光。相比普通电晕放电,电刷放电的能量更大,声光更明显。

3、火花放电

当两个电极之间的电压高到足以使气体的整个路径被击穿时,火花放电是一种放电形式。在火花放电过程中,放电通道导通,电极上累积的电荷瞬间被中和,放电火花消失。火花放电产生的放电电流和电磁脉冲具有更大的破坏力,可能会对某些敏感的电子设备造成伤害。

静电放电模型

静电放电是一个复杂且可变的过程。静电放电有许多不同的形式,并且有许多类型的静电电源可以产生静电放电。鉴于静电放电的复杂性,为了有效地评估静电放电的危害和影响,人们在实践中研究了各种可能对人体造成伤害的静电源,并根据其各自的特点建立了相应的ESD。模型。以下是几种常见的模型。

2. 1个带电人体模型

人体是引起静电危害的最重要的静电来源之一。建立带电人体模型以模拟人体与物体接触时的静电放电效果。人体带电模型的电路网络是电容器和电阻器的串联结构,称为单RC电气结构。其中,电容器C和电阻R的值因行业不同而不同。在电子设备的静电灵敏度测试中,美国军事标准MIL-STD-1686A指定的参数值为:电容100pF,电阻1.5kΩ。对于电炸药的静电敏感性测试,美国军事标准MIL-STD-1512通过的参数值为:电容500pF,电阻5kΩ。在汽车制造业中,人体模型中常用的参数是电容330pF和电阻2kΩ。

2. 2场增强模型(人体金属模型)

场增强模型用于模拟带电人体通过小金属物体(例如螺丝起子,钥匙等)释放其他物体时的情况,因此该模型也称为人体金属模型。 。当带电的人体握住一个小的金属物体时,由于金属物体的尖锐效应,周围的场强大大增加,再加上金属物体的喀哒效应,放电期间的等效电阻大大降低。因此,在相同条件下,其产生的峰值放电电流要比单个人体大,放电时间更短。

场增强模型的电路结构为双RLC电气结构,其基本原理如下:

表面充放电 敏感器件

图2-1双RLC人体静电放电模型

在图中,CB,RB和LB分别为体电容,电阻和电感。 CH,RH和LH分别是手,前臂和手持的小金属物体的电容,等效电阻和电感。当模拟人体的静电放电时,IEC801-2和IEC61000-4-2标准使用上述双重RLC电气模型。指定的模型参数为:CB = 150pF±10%,RB =330Ω±10%,LB = 0. 04〜0. 2µH,CH = 3〜10pF表面充放电 敏感器件,RH = 20〜200Ω,LH = 0. 05 〜0. 2µH。

2. 3收费设备型号

由于在加工,搬运和运输过程中与工作表面和包装材料的接触和摩擦,电子设备本身可能会带电。当带电的电子设备接近导体或人体时,会发生静电放电。由于此放电过程是由设备本身的充电引起的,因此在建立此放电模型时,称为充电设备模型。

带电设备模型的电路网络是电容器,电阻器和电感的串联结构,称为单个RLC电气结构。模型参数的值应根据设备的具体情况确定。

静电放电的危害

3. 1 ESD导致组件故障

当带电物体形成穿过设备的放电路径,或者带电设备本身具有放电路径时,会发生ESD并导致设备故障。故障模式包括突然完全故障和潜在的缓慢故障。

(1)突然完全故障:设备的芯片电介质损坏或烧毁,一个或多个电参数突然变坏,并且指定的功能完全丧失。通常表现为开路,短路,以及电参数严重漂移的可能性约为10%

(2)潜在的慢速故障:ESD会对器件造成轻微损坏,并且器件的性能下降或参数指标下降并成为潜在的危险。这使得电路在将来的工作中会导致参数下降逐渐恶化,最终失败,可能性约为90%

3. 2 ESD导致信息错误,导致设备故障

ESD将在设备中的任何地方产生幅度为数十伏的干扰脉冲,从而导致信息错误并导致设备故障:ESD还可能产生数百赫兹至数十兆赫兹的频带,其电平高达数十毫秒。伏电磁脉冲干扰。当脉冲干扰耦合到敏感电路时,也会引起信息错误,从而导致设备故障。

3. 3高压静电吸附尘埃颗粒

静电电荷很容易吸附灰尘颗粒,污染PCB板和半导体芯片,降低绝缘电阻,并影响器件的运行。在严重的情况下,它将导致设备故障(例如:CMOS电路闩锁)。

ESD保护设计指南

通过三种方式将ESD耦合到电子通信设备

直接传导

电容耦合(电场耦合)

感应耦合(磁场耦合)

因此,电子通信设备的ESD保护主要应采取针对这种耦合方法的措施,可以将其概括为以下24字策略:

静电屏蔽,滤波器去耦,绝缘隔离,接地泄漏,良好的重叠yobo官网 ,瞬态抑制

4. 1设备的ESD保护设计要求

对于设备级ESD保护设计,重点应放在建立平滑的静电放电通道上。主要应执行以下操作:

1、应在底盘金属之间实现良好的搭接。搭接处应采用表面接触以避免点接触。搭接接头的直流电阻不应大于2.5mΩ,整个搭接接头结构中任何两个导电点之间的直流电阻均不应大于25mΩ。重叠金属之间的电化学电势差不大于0. 6V。

2、人们触摸的金属部件,例如键盘,控制面板,手动控制器,按键锁等,应直接通过机架接地。如果不能接地,则与电路走线和工作地面的绝缘距离至少应满足以下要求:气隙5mm,爬电距离6mm。

3、机架安装的设备通常使用复合接地,并且工作接地,电源接地和保护接地必须与机架内部良好隔离,并连接到机架接地螺栓或外部接地收集线上。 ,以形成良好的静电放电路径。

4、小型低速(频率小于10MHz)设备可以使用浮动接地(或在工作位置单点连接至金属外壳),并且金属外壳在以下位置接地:单点,这样静电就可以通过机箱向内部释放到地面。该电路无效。

5、小型高速(频率大于10MHz)设备的工作地面应通过金属外壳在多个点接地,金属外壳应在单个点接地。

6、必须在机架设备的接地点和外部接地桩之间确保可靠的电气连接。接地线材料应使用多股铜币。对于安装在移动通信基站中的设备,接地线的截面积应≥35mm²,对于其他设备,接地线的截面积应≥16mm²。铜线耳应连接到接地线的两端。

4. 2 PCB ESD保护设计要求

在ESD放电区域会产生强烈的突然电磁场。一方面,强大的瞬变电磁场可能会导致设备立即失效,或可能造成损坏,从而逐渐降低设备性能;另一方面,它可能会干扰电路并使电路无法正常工作。因此,ESD保护电路通常应在关键电路中使用,例如TVS设备,滤波器等。

PCB的ESD保护设计应主要采取以下措施:

1、接口电路应尝试使用ESD敏感度等级3(静电损坏阈值大于4000V)或不敏感的组件:否则,应对输入和输出接口电路采取保护措施。电路板的保护电路应放置在靠近相应连接器的位置。

表面充放电 敏感器件

图4-1电路板的保护电路靠近连接器放置

2、芯片的保护电路应靠近相应的芯片放置,并以低阻抗接地。参见图4-2。

表面充放电 敏感器件

图4-2芯片的保护电路靠近芯片放置

3、易受ESD干扰的设备(例如NMOS,CMOS设备等)应尽可能远离易受ESD干扰的区域。

4、在PCB上设置静电保护和屏蔽接地

以U6单板为例,在PCB侧面设置如图4-3所示的静电保护和屏蔽接地。接地环的宽度为5毫米,在外部铜皮上喷锡(不覆盖绿色的油),使用通孔连接每一层的保护性接地环,并将通孔和通孔之间的距离控制在大约10-13mm(400-500mil)。单板和背板的保护接地通过连接设备连接。静电防护和屏蔽接地与工作接地之间的距离应尽可能大于3mm。

ESD保护和屏蔽接地环只能放在PCB板的两个表面上,内层没有保护接地环。

图4-3在PCB上设置静电保护和屏蔽接地

5、在满足功能要求的前提下,优先选择抗静电能力强(即损坏阈值高)的组件。

6、彼此之间具有许多互连的组件应尽可能地彼此靠近。例如,I / Q设备和I / Q连接器应尽可能靠近。

7、信号线应靠近其返回地线,并尝试在每条信号线旁边布置地线。尝试使用接地层或接地线网络,而不要使用单个接地线。用于多层板。信号线应尽可能靠近接地线布线。

8、易受静电干扰的信号线(例如时钟线和复位线)应尽可能短和宽:多层板上的时钟线和复位线应在两个接地层之间布线

9、对于多层板,应确保接地平面的完整性,并且接地平面上不应有大的开口。

1 0、背面板上的布线区域(包括信号层,接地层和电源层)与固定背面板的金属螺钉边缘之间的距离应至少为5mm。

1 1、当印刷电路板通过连接器连接到底板时,最好至少有一排接地针,以确保静电放电接地回路的平滑性。

1 2、应对印刷电路板的电源输入端进行滤波真人游戏 ,并应使用瞬态过压抑制装置(TVS)来抑制瞬态过压。

1 3、对于双面板,如果印刷板上的电源线很长,则应每8cm在电源和地面之间插入0. 1uF陶瓷电容器。

1 4、所有高速逻辑器件都需要去耦电容器。在集成电路的电源和接地之间应增加一个0. 01uF〜0. 1uF的陶瓷电容器以进行去耦。去耦电容器应并联连接在同一芯片的电源端子和接地之间,并靠近要保护的芯片。对于具有多个用于电源和地的引脚的大规模集成电路,应安装多个去耦电容器。对于动态RAM器件,去耦电容器的容量应为0. 1UF。

1 5、对于大型集体电路表面充放电 敏感器件,尤其是EEPROM,闪存,EPLD,FPGA和其他类型的芯片,每个去耦电容器(0. 01uF ~~ 0. 1uF)应并联10uF对钽电容器或陶瓷电容器进行充电和放电。对于小型集成电路,每10个去耦电容器(0. 01uF〜0. 1uF)也应与10uF充放电钽电容器或陶瓷电容器连接。

1 6、不允许CMOS设备的所有未使用输入端子引线悬空,并且应根据不同电路而连接到地,电源(源)Vss或电源(漏极)VDD。如果CMOS器件的输入端子连接到高阻抗源,则应设计一个上拉或下拉电阻器。

1 7、印刷电路板上的静电敏感设备必须通过保护电路(串联电阻,分流器,钳位设备等保护设备)连接至电连接器的端子。

1 8、对于在印刷板上安装了金属外壳(例如复位按钮,DIP开关,晶体振荡器等)的组件,其金属外壳必须可靠接地,并应连接静电保护接地环首先,如果该板未设置静电保护接地环,则连接到工作接地。

1 9、对于输入和输出接口的信号引脚与金属外壳之间的隔离距离小于5mm的连接器,应在金属外壳附近放置大面积的覆铜接地线尽可能地。连接器的金属部分应使用最短的接地线连接到机箱。

2 0、将0. 1uF陶瓷电容器并联在复位按钮输入端子附近的复位信号线和地之间,以及复位芯片附近接地的输入端之间。重置线应尽可能短(小于3厘米为宜)而宽(大于1mm为宜)。

2 1、操作面板上容易被人体触摸的部分,例如小面板,按钮,键盘,旋钮等,应该是绝缘体,带有塑料薄膜的金属开关面板也可以是绝缘体。使用。

2 2、对于未连接至内部电路的金属零件(例如,固定印刷电路板的金属锁紧弹簧和拉手),它们涂有绝缘层以提高绝缘强度,并连接至内部印刷电路板的电路(包括信号层和接地层至少相隔5mm。

2 3、连接到印刷电路板的金属外壳和金属前面板应与印刷电路板的内部电路(包括信号层和接地层)分开至少5mm。

2 4、印刷电路板的静电电流放电路径的接地应该首先是机箱接地。板上的金属部件和金属连接器应连接到附近的机箱,但不能在附近连接机箱。 ESD保护接地环或工作接地,工作接地应是大面积的地层。

4. 3通信端口的ESD保护设计要求

对于通信端口的ESD保护,通常使用TVS(瞬态电压抑制器)保护设备。

1、 TVS的主要参数和选择原则

选择TVS器件时,主要考虑以下三个参数:截止电压VRM,峰值脉冲电流IPP和输入电容C(也称为结电容)。

对于VRM,如果正常工作期间电路的峰值电压为V工作,则VRM的值可以为:VRM =(1. 1〜1. 2) V工作,最大VRM不应超过工作电压1. 4倍。

对于Ipp,应将其选择为大于电路中预期的当前值。

在选择输入电容器C时,应确保它不影响电路的正常工作,并且不会使传输的波形失真。如果将TVS用于高速电路的ESD保护,则其输入电容C不得超过15pF。

2、推荐的E1和以太网端口ESD保护设备

以下设备是专门用于ESD保护的设备亚博网页版 ,内部装有滤波电路,可以防止ESD接触放电8kV和空气放电15kV。该设备可以保护E1和以太网端口。

型号:STF701,SEMTECH公司。 VRM = 5V,输入电容C = 65pF。

图4-4 STF701内部电路及结构图

3、推荐用于串行端口的ESD保护设备

如果串行端口芯片使用MAX3342,则有四个收发器和八根电线,可以使用PROTEK的SM16LC15C器件来保护串行端口。

下面显示的设备是一个高速两路TVS阵列,具有8个通道,可以保护4个串行端口,防静电大于40kV。

参数为VRM = 15V,C = 15pF。

公司代码为:12600040。

图4-5 SM16LC15C内部电路及结构图

如果串行端口芯片使用MAX3223,则有两个收发器和四线,可以使用PROTEK的SMDA15LCC器件来保护串行端口。

参数为VRM = 15v,C = 15pF。

设备公司目前没有代码(只有SMDA05LCC,代码1260006 6)。

如果串行端口芯片使用MAX3221,则它是单通道收发器,两条线,并且可以使用PROTEK的SM8LC12器件来保护串行端口。

参数为VRM = 12V,C = 25pF

公司代码为:12600043。

图4-6 SM8LC12的内部电路和封装图

但是,对于上述串行芯片MAX3223和MAX3221,它们都具有对应的内部ESD保护(15KV)模型,分别是MAX3223E和MAX3221E,可以直接使用。选择MAX3223E和MAX3221E时,无需添加ESD保护器件。

4、 10 / 100m以太网端口推荐的ESD保护设备

以太网接口可以使用以下ESD和电涌保护电路:

图4-7以太网接口ESD,电涌保护电路

保护装置SLVU 2. 8-4由SEMTECH提供。其参数为VRM = 2. 8V,C = 5pF。公司代码为12600063。

保护设备SMDA05LCC由PROTEK提供。其参数为VRM = 5V,C = 15pF。公司代码为12600066。

典型案例

5. 1宽带公园接入产品的防静电设计

该产品的防静电设计方案可以总结如下:

(1)接地系统分为工作接地,-48V电源接地,保护接地和机箱接地。

(2)机箱外壳采用整体弯曲工艺,使子箱的形状一次成型。采用整体框架结构。机箱的上下导轨采用一体式金属导轨板,并在框架主题上设置了外壳接地螺钉。确保系统整体连接良好。

(3)单板通过上下两侧的镀锡层在导轨槽中滑动。为了确保导轨槽与单板的镀锡层之间的良好接触,请安装导轨簧片在导轨凹槽的两侧;为了确保前面板与面板之间有良好的重叠,通过连接弹性指形弹簧来消除间隙。

(4)系统外部端口包括快速以太网电接口(RJ45插座),快速以太网光接口,千兆以太网光接口,232串行端口(使用RJ45插座)和VDSL线路用户端口。线路用户端口从背板退出,其他非用户端口从前端退出,为了更好地释放静电电流,系统采用以下接地方法:

a。在每个单板前面(背板除外)的每个接口插座区域的表面上安装机箱接地。机箱接地的宽度大于接口插座加上静电保护装置的覆盖宽度。谈论端口静电保护装置接地端子连接到机箱接地。

b。工作层的前端向内缩回,并且与机箱地面之间至少相距5毫米(系统的单板在工作地面之间相隔8毫米),并且端口隔离变压器跨接在机箱上。机箱接地和工作接地。 ,接口信号线位于系统板的内层,机箱接地和工作接地区域中的信号通过隔离变压器连接。

c。为了在最短的路径上释放前端接口感应的静电电流,前端机箱接地线连接到板上下两侧的镀锡层,即机箱接地线为连接到机箱,上下镀锡层连接到内部。信号与工作位置之间的距离至少为5mm(系统间距为8mm)。

d。从背面板引出的VDSL用户线端口的保护接地通过背面板插针单独接地。

这种接地方法可总结如下:前机箱接地应连接到附近的机箱,并应避免使用内部电路,这样可以提高整个系统的静电抗扰性:后保护接地穿过背板插脚引出,单独接地,系统的最后一根接地线接地,即工作接地,保护性接地和机箱接地(由机箱接地螺钉引出)。

通过上述措施,产品通过了空气中6KV和8KV的静电放电抗扰度测试。

5. 2小容量带宽访问产品的防静电设计

用于小容量宽带接入产品E1接口的防静电设备选自SEMTECH的LC03-6(VRM = 6V,Ipp = 50A,C = 8pF,SO8封装,代码1260003 2),测试同时,它可以防止6KV静电接触(静电枪直接接触E1接口的同轴外壳并使之放电,E1接收和发送的同轴外壳处于悬挂状态,并且不接地)。

制造商推荐的设备连接方法如图5-1所示。

表面充放电 敏感器件

图5-1 E1接口防静电电路图

测试发现,根据上图中的设备连接方法执行6KV触点静电放电时,隔离变压器的线路侧引脚会放电并产生火花。经过分析,发现该连接方法仅抑制差模干扰并干扰共模。信号无泄漏路径,共模干扰信号的能力集中在隔离变压器的线路引脚上,引脚之间的空气积聚到一定程度以引起放电和点火,然后在中间LC03-6被挂起。该引脚连接到保护性接地,为共模干扰提供了泄放路径,放电和火花现象消失了,并且线路正常工作;此外,该器件的输入电容在线与线之间为12pF,在线与地之间为25pF,并且没有E1信号。实际测试中的影响也相同。

5. 3与产品的结构和工艺有关的防静电盒

产品的机箱规格为19英寸宽,12U高。前面板具有10 / 100M以太网电接口,E1接口,232串行端口等。结构设计充分考虑了机箱各侧与支架之间的良好重叠。 ,前面板也被弹性指状弹簧很好地重叠。但是,当在10 / 100M以太网RJ45金属电接口上执行6KV静电放电时,系统重新启动。检查系统接地情况华体会app官方下载 ,确认接地方法正确。经过更详细的检查后,发现在安装RJ45金属网孔的方形开口周围喷涂了一层厚厚的油漆,这使得RJ45金属网孔与前面板重叠不佳。 ,导致静电测试失败。去除涂料层后,系统成功通过了接触放电6KV静电测试。

5. 4 ESD测试使某些单板程序“失控”

问题描述:在特定板上进行ESD测试时,板上的程序“消失了”。

简要分析原因:图5-2显示了TOP层丝印和电路板的接线图。 It is not difficult to see that the memory stick is very close to the aluminum alloy panel that needs 6 kV static electricity, less than 30 mm, insert For memory sticks, SDRAM chips using high-speed CMOS technology face the panel. Interference on the data or address bus of the memory stick cannot be ruled out for the following two reasons: one is that the SDRAM chip has a wrong state change under the action of electromagnetic pulses, and the other is that the printed lines on the memory stick produce in the transient field. Interference pulse.

Improved measures: The layout in the original design is unreasonable, and the memory module is too close to the edge of the panel. When changing the board, compress the middle of the board and turn the memory stick 180 degrees so that the SDRAM chip faces away from the panel. The effect after the change is shown in Figure 5-3.

Test effect: The failure no longer appears, and the ESD test passed smoothly.

表面充放电 敏感器件

Figure 5-2 Original design drawing

表面充放电 敏感器件

Figure 5-3 Improved design drawing

5.5 Test to reset the board

Problem description: When a certain board is undergoing an ESD test, the board sometimes resets (with a probability of 20%).

A brief analysis of the reason: Figure 5-4 shows the TOP layer silk screen and wiring diagram of the board. The reset signal line in the original design (along the red line arrow) runs on the surface for a long distance, with a line width of 8 mils, and is away from the panel. The edge is closer. During the ESD test, the reset signal line produced interference pulses under the influence of the fast transient field.

Improved measures: only move the reset chip down, and use a 20㏕ line for the reset signal to go to the inner layer.

Test effect: The failure no longer appears, and the ESD test passed smoothly.

表面充放电 敏感器件

Figure 5-4 Reset line design drawing